(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号


特開平7-38104

(43)公開日 平成7年(1995)2月7日

(51) Int.Cl. ⁸ H 0 1 L	29/78 21/336 21/28	識別記号	庁内整理番号 5 7376-4M 7514-4M	FΙ				技術表示	(簡 例
		301 S		MATE	00/70	22.			
			7514-4M	H01L	29/ /8	3 0 1	Р		
				来查前求	未耐块	請求項の数6	OL	(金 7	(日)
(21)出願器。	3	持願 平5—180968	CONTRACTOR OF MEMORYPOOLING RELEGISLATION OF THE CONTRACTOR OF THE	(71)出額人	000003078 株式会社東芝				
(22)出續日		平成5年(1993)71	***	神奈川県川崎市幸区堀川町72番地					
				(72)発明者	大黒 遠也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内				
				(72)発明者	國島)	較			
						製川崎市幸区小I W芝研究開発セ:			株
				(74)代與人	护 理主	則近 懲佑			
				:					
•				į.					

(54) 【発明の名称】 単導体装置の製造方法 (57) 【要約】

【構成】 Si 基板フ上にゲート電極 3及びソース・ドレインとなる拡散層 5を形成する工程と、前記 Si 基板フ全面にNi 2を堆積する工程と、前記 Si 基板フ全面にNi 2を堆積する工程と、前記 Si 基板フを下止した。 を反応させ、ゲート電極 1と取びソース・ドレインとなる拡散層 5 上にNi シリサイド 9 を形成する工程と、未反応の前記 Ni 2と Ni 上の前記 を除去する工程とを存する。 【効果】 拡散層上のNi シリサイドに絶縁限を形成しないように、Ni シリサイドを安定に成映させ、素子の特性向上を達成することができる。



【特許請求の範囲】

【請求項 1】 Si 基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si 基板全面にNi、CoあるいはPtのうち少なくとも1つの金属からなる第1の限を地積させる工程と、前記Si 基板をアニールすることにより前記第1の限に、前に、CoあるいはPtのうちいずれか1つの金属)とSi を反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の限とこの第1の限上の前記第2の限を除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 2】 前記アニールの温度は400~700℃であることを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項 3】 Si 基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si 基板全面にNi、CoあるいはPt のうちいずれか1つの金属からなる第1の膜を形成する工程と、前記Si 基板を300~400℃の温度でアニールすることにより前記第1の膜とSi を反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、そ反応の前記第1の膜を除去する工程と、この第1の膜を除去したSi 基板を400~500℃の温度でアニールする工程とを有することを特徴とする半導体装置の製造方法。

【請求項 4】 Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記 Si基板全面にNi、CoあるいはPtのうちいずれか1つの金属からなる第1の限を形成する工程と、この第1の限上に金属化合物限からなる第2の限を地積させる工程と、前記Si基板を300~400℃の處底させ、ゲート電子とにより前記第1の限とSiを反応させ、属シリサイトを形成す記第1の限とSi基板を10円第2の限を保持である工程と、未反応の前記第1の限との第1の限との前記第2の限を保持する工程と、前記第1の限と前記第2の限を保持したSi基板を400~500℃の最近に第2の製造方法。

【請求項 5】 前記第2の膜としてTiNを用いること を特徴とする請求項 1または4記載の半導体装置の製造 方法。

【請求項 6】 前記第2の膜は、前記アニールで前記第 1の膜と反応しないことを特徴とする請求項 1または4 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に係り、特にMOSトランジスタの製造方法に関する。

[0002]

【従来の技術】N i シリサイド膜をLDD構造のMOSトランジスタのゲート電極および拡散層上に形成する場合の従来例を図面を参照しながら説明する。図8は従来技術によるLDD構造のNMOSトランジスタ半導体装置の製造方法である。

【0003】まず、Si基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を熱酸化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶 S i 上にマスクを形成し、R I E法によりゲート 電極用多結晶 S i 3をパターニングする。次に、ゲート **電極3をマスクにソース・ドレイン領域に加速電圧30** keV、ドース単5×1013cm-2の条件でAsをイオ ン注入し浅い拡散層 5を形成する。次に、Si基板7上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS i Nを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 × 1 D 15 c m-2の条件でAsをイオン注入し深い拡散層 6を形成する。次に、拡散層6上の熱酸化膜を希弗酸処 理で除去する。次に、N i 2を基板全前に堆積する(図 ((a) 8

【0004】次に、600℃程度の温度でアニールすることでNiとSiを反応させ拡散層6上及びゲート電極3上にNiシリサイド9を形成する(図8(b))。次に、硫酸と過酸化水素水の混合液でSiと反応しなかったフィールド絶縁膜5及びゲート側壁4上のNi2を選択的に除去し、前記拡散層6上及びゲート電極となる多緒品si3上にのみNiシリサイド9を残存させる(図8(c))。

【0005】次に、例えばSiO2 膜のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図8 (d))。上記のように形成したLDD構造のNMOSトランジスタにおいては、Asがイオン注入された拡散層上でアニールによりNiシリサイド膜の形成を行う際、Niが酸素と反応して絶縁膜を形成するという問題点があった。

[0006]

【発明が解決しようとする課題】本発明は上記問題点を鑑みて為されたもので、素子特性の良好なNiシリサイド膜をゲート電極上及び拡散層上に形成する半導体装置の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成させるために本発明の第1においては、Si 基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si 基板全面にNi、Coあ るいはPtのうち少なくとも1つの金属からなる第1の膜を形成する工程と、

この第1の関上に金属化合物からなる第2の膜を堆積させる工程と、前記Si基板をアニールすることにより前記第1の膜(Ni、CoあるいはPtのうちいずれか1つの金属)とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜とこの第1の膜上の前記第2の膜を除去する工程とを有する半導体装置の製造方法を提供する。

【0008】望ましくは、前記アニールの温度は400~700℃であると良い。本発明の第2においては、5 iを板上にゲート電極及びソース・ドレインとなるのであるいまする工程と、前記の1つの金属かなる第1の映を形成する工程と、前記の1000円のなるのでのであるででニールすることにより前記第1の映との100円のでのででは、5 iを板でアニールでで表していまりが10円となるが前記のませ、ゲート電極上及びソース・ドレインとなる前記のでは、この関を限るよりサイド程と、この第1の膜を除るしたとを解を400~50回との温度でアニールする工程とを有する半導体装置の製造方法を提供する。

【0009】本発明の第3においては、8)基板上にゲ - ト電極及びソース・ドレインとなる拡散層を形成する 工程と、前記Si茎板全面にNi、Coあ るいはPtの うちいずれか1つの金属からなる第1の脚を形成する工 程と、この第1の膜上に金属化合物膜からなる第2の膜 を堆積させる工程と、前記Si基板を300~400℃ の温度でアニールすることにより前記第1の膜とSiを 反応させ、ゲート電極上及びソース・ドレインとなる拡 散暦上に金属シリサイドを形成する工程と、未反応の前 記第1の膜とこの第1の膜上の前記第2の膜を除去する 工程と、前記第1の膜と前記第2の膜を除去した Si基 板を400~500℃の温度でアニールする工程とを有 する半導体装置の製造方法を提供する。望ましくは、前 記第2の脚としてTiNを用いるとよい。また、前記第 2の膜は、前記アニールで前記第1の膜と反応しないほ うがよい。

(0010)

【作用】NMOSトランジスタにおいて、Asがイオン注入された拡散層上にNi、CoあるいはPtのうち側えばNiのシリサイド関の形成を行うと、アニール時にNiが酸素と反応して暗縁関を形成するという問題点があった。そこで、絶縁関形成の過程を本発明者等が鍛煮研究した結果、次のようなことがわかった。

【 0 0 1 1】第 1 に、S i 基板上にスパッタ法等により N i を堆積した後、この基板を大気中で長時間放置しておくと、A s がドーピングされたS i 基板上のN i に粒状の絶縁物が形成される。その状態でアニールによって シリサイド反応させると粒状の絶縁物が形成していた領域のシリサイド上に凸凹形状の絶縁膜が形成される。

【0012】第2に、長時間放置しなくてもアニールの

際にアニールガス中にOを含んだ不純物が存在すると、 Asがドーピングされた領域のNiシリサイドが反応し 絶縁膜が形成される。

【0013】第3に、シリサイド形成中に酸素と反応しなかったNiシリサイドも、酸素を含む中で350℃以上にすると、酸素と反応して絶縁膜が形成される。第4に、絶縁膜形成はシリサイド形成の温度に大きく依存しており、シリサイド形成を600℃で行うより400℃で行った方が絶縁膜形成の程度は小さい。

【0014】上記4つの場合にいずれも絶縁限形成に酸素が関与していると考えられるのは形成された絶縁限のSIMS分析でAs,Niの他に高遮度の酸素が検出されたためである(図3(a))。尚、図において、横軸は拡散程表面からの深さ、縦軸は各成分元素の含有具合を示した信号の強度である。

【0015】以上のように拡散層6上にNiシリサイド9を形成する際Asが拡散層の場合NiとOからなる絶縁限12が形成されるのみならず、Niシリサイドの形状も凹凸をもち、拡散層上の抵抗を上昇させるばかりでなく、Niシリサイド9の一部は、拡散層5を突き抜けるため接合リークをももたらす(図3(b))。

【〇〇15】このように、NMOSにNiシリサイドを拡散層上及びゲート電極上に形成するためにはAsがイオン注入された領域の成敗を安定させることが重要である。そこで本発明では、Ni上にNiが大気中の酸素と反応するのを防ぐ材料を設けることにより、長時間大気により、長時間大気に対しても、酸素とNiが反応はあり、ではシリサイド反応させるためのアニールの際に残留酸素が存在しても、酸素とNiが反応な機能を形成するのを防ぎ絶縁敗を形成するのを防ぎ、凹凸形状の絶縁取を形成するのを防止するようにしている。ここでは、Nを形式をLのでは、Nを展してきるである。

【〇〇17】図4において(s)は、Ni上にTiNを形成しない場合、(b)はNi上にTiNを形成する場合のNiシリサイド表面のオージェ分析の結果である。図において、横軸は拡散層表面からの深さ、縦軸は各成分元素の含有量である。図4(b)で示されるように、Ni上にTiNを堆積して形成されたNiシリサイドの表面はNの合作が見られ空化されていることがわかった。この空化膜の存在によってNiシリサイドが酸素を含む中で350℃以上にしてもNiシリサイドが酸素と反応することにより、絶縁膜の形成を防止できることが本発明者が鋭意研究した結果確認できた。

【〇〇18】シリサイドとなる材料の上にTiNを堆積させる構造としては、Ti/TiN構造が一般に知られている。しかし、Tiの場合、Siが拡散種となってシリサイド形成反応を起こすため、ゲート側壁やフィールド酸化膜といった絶縁膜上へシリサイドがはいTiのといった問題があり、その問題を解決するためにTiの上にTiNを堆積させ、シリサイド形成時にTiを空化さ

せるといったことが行われている。

【〇〇19】今回の発明では、シリサイドとなる材料のNi上にTiNを堆積させているが、Niの場合、Niが拡散種となってシリサイド形成反応を起こすため、Tiでみられるようなはい上がりの問題はなく、はい上がり防止のためにTiNを堆積したのではない。TiNを堆積させる目的は、NMOSトランジスタに存在する、Asがイオン注入されてできたN型の拡散層上に形成されたNiシリサイド上に絶縁膜を形成しないように、Niシリサイドを安定に成膜させ、素子の特性向上を達成することである。

[0021]

【実施例】本発明の実施例を図面を参照して説明する。 実施例 1

図1は本発明の一実施例による半導体装置の製造方法である。

【0022】まず、Si基板7表面に選択酸化を施して フィールド酸化膜 5を形成し素子領域の分離を行う。次 に、Si基板フ上全面を熱酸化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶Si上にマスクを形成し、RIE法によりゲート 電極用多結晶Si3をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 ke V、ドーズ重 5× 1 O13c m-2の条件でAsをイオ 少注入し浅い拡散層6を形成する。次に、Si基板7上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS i Nを形成し、RIIE法によりエッチングしゲート電極 3の側壁にのみS i Nからなるゲート側壁4を形成す。 る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ重5 × 1 0 15 c m-2の条件でAs をイオン注入 し深い拡散層 5を形成する。次に、拡散層5上の熱酸化粧を希弗酸処理で除去する。次に、ウェハー全面にスパッタ法でNi 2、TiN1を連続で堆積させる(図1(s))。 【0023】その後、400~700℃で空素あるいは Ar雰囲気中でアニールし、NiとSiを反応させ拡散

居6表面及びゲート電極3上にNiシリサイド9を形成する。この際、NiとTiN、SiとTiNは反応しないので、Niがシリサイドを形成する過程で影響を与えることはない。このTiNはNiを堆積してから長時間保存する際、存在する大気中の酸素やアニールの際に存在する残留酸素とNiが反応して凹凸形状の絶縁膜を形成するのを防ぐ(図1(b))。

【0024】次に、硫酸と過酸化水素水の温合液で絶縁 関上に存在する未反応のNi2とTiN1を同時に除去 し、ソース・ドレインとなる拡散層6上及びゲート電極 3上のみにNiシリサイド9を残存させる(図1 (c))。

【0025】次に、例えばSiO2 映のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図1 (d))。

本発明の他の実施例による半導体装置の製造方法を図2を用いて説明する。

【0026】まず、Si基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を熱酸化し、続いてこの熱酸化膜上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶S)上にマスクを形成し、RIE法によりゲート 電極用多結晶Si3をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ重5×1013cm-2の条件でAsをイオ ン注入し浅い拡散層 5を形成する。次に、Si基板7上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS i Nを形成し、R I E法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ重ち × 1 0 15 c m-2の条件でAsをイオン注入し深い拡散層 5を形成する。次に、拡散層6上の熱酸化膜を希弗酸処 理で除去する。次に、ウェハー全面にスパッタ法でNi 2を堆積させる(図2(a))。

【0027】その後、300~400℃で空素あるいは Aェ雰囲気中でアニールし、NiとSiを反応させNi シリサイド9を形成する(図2(b))。この温度範囲 の場合は、Asがイオン注入されてできたN型の拡散層 上のNiシリサイドに絶縁膜が形成されなくなる。

【〇〇28】次に、硫酸と週酸化水素水の混合液で絶縁 腰上に存在する未反応のNi2を除去した後、450℃ 程度のアニールを再度行う。その後、ソース・ドレイン となる拡散層ら上及びゲート電極となる多結晶シリコン 3上のみNiシリサイド9を残存させる(図2 (○)。

【0029】次に、に示すように、例えばSiO2 膜のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図2(d))。アニ

ールが、300~400℃の範囲の温度の場合は、Asがイオン注入されてできたN型の拡散層上のNiシリのイドに絶縁にとSiの組成がNiシリサイドとは発限が形成されなくなる。しかしながら、異なったものになっており抵抗が高くなってしまう。本発したように未反応のNiあるいはNi,TiNを行うことがですることでリサイドを全域をNiシリサイドを全域でありまってでリサイドで発展が過去のNiシリサイドに発展があるとでリサイドに発展が形成されるのを防きつ、低い抵抗をしたがイドに発展が形成されるのと対しるとができる。良好なNiシリサイドを成度させることができる。

【0030】上記実施例において、450℃程度の追加 のアニールは未反応のNiを除去した直後に行わなくて も配線工程後のシンターで兼ねることもできる。 また、 実施例1と2を組み合わせNiの上にTiNを形成し2 段階のアニールをした場合でも同様の効果が得られる。 【0031】以上本実施例においては、Niシリサイド をはりつけられた接合特性はNiシリサイドを形成する 温度に大きく依存していることが確認されている。図5 (a)は、400℃でシリサイド形成させたものであ り、(6)は、600℃でシリサイド形成させたものの 接合特性を現している。尚、図中横軸は逆バイアス電 圧、縦軸は接合リーク値であ る。これより、明らかに低 温で行った方が接合リークを起こす逆パイアス電圧が高 いため良い特性を示すことが分かる。これは、温度が高 いとシリサイド反応の際に拡散種であ るNiの拡散が過 剰に起きP/N接合付近まで到るために接合リークをひ きおこすためである。このように低温である方が良い特性であるが、図6を見ると分かる通り低温にすると抵抗 率が上昇するといった悪い点もある。尚、図中横軸は温 度、縦軸はシート抵抗値である。

【0032】図7はNiシリサイドの組成比を表している×線結果である。図中横軸は結晶方向を表し、縦軸は強度を表している。図中横軸は結晶方向を表し、縦軸は強度を表している。図7の×線の結果から、NiとSiの組成比がシリサイド形成温度で異なることによることは明らかである。図7(b)は、300~400℃のアールを行ったときNiシリサイドの組成比を表している。この時、図中にはピークが現れず、組成はアニールによってNiシリサイドを形成していない。一方、図7(a)は、硫酸と過酸化水素水の退合液で絶縁膜上に存在する未反応のNiとFiNを同時に選択的に除るのアニールを同時に選択ので発度のアニールを同時に選択がアニールによって、Niシリサイドになっていることがわかる。

【0033】なお、本発明は発明の主旨を逸脱しない限り種々、変形してこれを利用できる。例えば、トランジスタはLDD構造に限定されない。また、シリサイドを形成する材料としてはNiに限定されず、Co、Pt等

【0034】
【発明の効果】本発明によれば、大気中の酸素と反応するのを防ぐ材料として、例えばTiNを堆積することにより、拡散母上の金属、例えばNiシリサイドに絶縁膜を形成しないように、Niシリサイドを安定に成映させ、素子の特性向上を達成することができる。また、アニールを2回に分けることで、N型の拡散母上のNiシリサイドに絶縁膜が形成されるのを防ぎつつ、低い抵抗をもつ良好なNiシリサイドを成膜させることができ

【図面の簡単な説明】

- 【図 1 】 本発明の半導体装置の製造方法の一実施例を示した工程断面図。
- 【図2】 本発明の半導体装置の製造方法の他の実施例を示した工程断面図。
- 【図3】 (a)は、本発明の半導体装置の製造方法に係わり、従来技術により形成された絶縁膜形成に関する特性図。(b)は、本発明の半導体装置の製造方法に係わり、従来技術により形成された絶縁膜形成に関する断面図。
- 【図 4 】 本発明の半導体装置の製造方法に係わる室化 膜形成に関する特性図。
- 【図5】 本発明の半導体装置の製造方法に係わるトランジスタの接合特性図。
- 【図 6】 本発明の半導体装置の製造方法に係わるシリサイド形成の温度特性図。
- 【図7】 本発明の半導体装置の製造方法に係わるシリサイド形成に関する特性図。
- 【図8】 従来技術による半導体装置の製造方法を示した工程断面図。

【符号の説明】

- 1 · · · T i N
- 2 · · · Ni
- 3・・・多結晶Si
- 4・・ゲート側壁
- 5・・・フィールド酸化膜
- 5・・・ソース・ドレイン
- 7・・・S i **基**板
- 8・・・ゲート絶縁膜
- 9・・・Niシリサイド
- 10··Si02 膜
- 1 1・・A I 配線
- 12・・Niオキサイド

